| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | .gitignore | 62 | logplain |
| d--------- | FOOTPRINTS.pretty | 2443 | logplain |
| -rwxr-xr-x | SYMBOLS.kicad_sym | 1070122 | logplain |
| -rw-r--r-- | configuration.kicad_sch | 180123 | logplain |
| -rw-r--r-- | fp-lib-table | 202 | logplain |
| -rw-r--r-- | fpga_banks_3a_6a.kicad_sch | 325083 | logplain |
| -rw-r--r-- | fpga_banks_6b_6c.kicad_sch | 325057 | logplain |
| -rw-r--r-- | fpga_banks_6d_6e.kicad_sch | 325061 | logplain |
| -rw-r--r-- | fpga_banks_6f_6g_6h.kicad_sch | 487507 | logplain |
| -rw-r--r-- | fpga_power.kicad_sch | 162639 | logplain |
| -rw-r--r-- | lpddr4.kicad_sch | 212 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_pcb | 774660 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_pro | 18292 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_sch | 98384 | logplain |
| -rw-r--r-- | power.kicad_sch | 34791 | logplain |
| -rw-r--r-- | sym-lib-table | 162 | logplain |
 |
index : ml_module_agilex3 | |
| ML Module using Agilex 3 for Betsy | Private Island Networks Inc. |
| summaryrefslogtreecommitdiffhomepage |
Highly Recommended Verilog Books
