summaryrefslogtreecommitdiffhomepage
path: root/manufacturer/altera/cyclone10_lp/sim/data/etoe2.dat
blob: 5607da46c04271c65db056f6a84e5a6ba54a7b83 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
55	// Preamble
55
55
55
55
55
D5
0a	// Dest MAC Address
0b
0c
0d
0e
0f
C8	// Source MAC Address
F7
50
F3
AB
DE
08	// Type IPv4
00
45	// IP Packet (Version, IHL)
00
00	// Total Length
23
42	// Identification
41
00
00
80	// TTL
11	// Identification (UDP)
70	// IP Checksum
C1
C0	// IP Source Address
A8
03
12
C0	// IP Dest Address
A8
03
65
30	// UDP Source Port
00
20	// UDP Dest Port
aa
00	// UDP Length
0f
AC	// UDP Checksum
E6
03
03
03
03
03
03
03
08
09
0A
0B
0C
0D
0E
0F
71	// FCS
E3	// 
95
184
20	// Idle Clocks * 16
55	// Preamble
55
55
55
55
55
D5
0a	// Dest MAC Address
0b
0c
0d
0e
0f
C8	// Source MAC Address
F7
50
F3
AB
DE
08	// Type IPv4
00
45	// IP Packet (Version, IHL)s
00
00	// Total Length
23
42	// Identification
41
00
00
80	// TTL
11	// Identification (UDP)
70	// IP Checksum
C1
C0	// IP Source Address
A8
03
12
C0	// IP Dest Address
A8
03
65
30	// UDP Source Port
00
20	// UDP Dest Port
ab
00	// UDP Length
0f
AC	// UDP Checksum
E6
03
03
03
03
03
03
03
08
09
0A
0B
0C
0D
0E
0F
71	// FCS
E3	// 
95
184
ff

Highly Recommended Verilog Books