| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | .gitignore | 62 | logplain |
| d--------- | FOOTPRINTS.pretty | 2443 | logplain |
| -rwxr-xr-x | SYMBOLS.kicad_sym | 1070188 | logplain |
| -rw-r--r-- | configuration.kicad_sch | 180883 | logplain |
| -rw-r--r-- | fp-lib-table | 166 | logplain |
| -rw-r--r-- | fpga_banks_6a_6b.kicad_sch | 325311 | logplain |
| -rw-r--r-- | fpga_banks_6c_6d.kicad_sch | 325300 | logplain |
| -rw-r--r-- | fpga_banks_6e_6f.kicad_sch | 325295 | logplain |
| -rw-r--r-- | fpga_banks_6g_6h.kicad_sch | 325304 | logplain |
| -rw-r--r-- | fpga_power.kicad_sch | 212152 | logplain |
| -rw-r--r-- | lpddr4.kicad_sch | 162742 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_dru | 12 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_pcb | 1239102 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_pro | 19695 | logplain |
| -rw-r--r-- | ml_module_agilex3.kicad_sch | 98440 | logplain |
| -rw-r--r-- | power.kicad_sch | 130781 | logplain |
| -rw-r--r-- | sym-lib-table | 162 | logplain |
 |
index : ml_module_agilex3 | |
| ML Module using Agilex 3 for Betsy | Private Island Networks Inc. |
| summaryrefslogtreecommitdiffhomepage |
Highly Recommended Verilog Books
